mirror
/
Wolf-LITE
kopia lustrzana https://github.com/UU5JPP/Wolf-LITE
1
0
Forkuj 0
Kod Zgłoszenia Projekty Wydania Wiki Aktywność
Wolf-LITE/FPGA/DEBUG/DEBUG_bb.v

7 wiersze
58 B
Verilog
Czysty Bezpośredni odnośnik Wina Historia

module DEBUG (
probe);
input [11:0] probe;
endmodule
Reference in New Issue View Git Blame Kopiuj bezpośredni odnośnik